高速PCBlayout設(shè)計(jì)準(zhǔn)則
高速PCBlayout設(shè)計(jì)準(zhǔn)則:
1.layout設(shè)計(jì)PCB布線(xiàn)與布局隔離準(zhǔn)則：強(qiáng)弱電流隔離、大小電壓隔離，高低頻率隔離、輸入輸出隔離，分界標(biāo)準(zhǔn)為相差一個(gè)數(shù)量級(jí)。隔離方法包括：空間遠(yuǎn)離、地線(xiàn)隔開(kāi)。
2. 晶振要盡量靠近IC，且布線(xiàn)要較粗
3. 晶振外殼接地
4. 時(shí)鐘布線(xiàn)經(jīng)連接器輸出時(shí)，連接器上的插針要在時(shí)鐘線(xiàn)插針周?chē)紳M(mǎn)接地插針
5. 讓模擬和數(shù)字電路分別擁有自己的電源和地線(xiàn)通路，在可能的情況下，應(yīng)盡量加寬這兩部分電路的電源與地線(xiàn)或采用分開(kāi)的電源層與接地層，以便減小電源與地線(xiàn)回路的阻抗，減小任何可能在電源與地線(xiàn)回路中的干擾電壓
6. 單獨(dú)工作的PCB的模擬地和數(shù)字地可在系統(tǒng)接地點(diǎn)附近單點(diǎn)匯接，如電源電壓一致，模擬和數(shù)字電路的電源在電源入口單點(diǎn)匯接，如電源電壓不一致，在兩電源較近處并一1~2nf的電容，給兩電源間的信號(hào)返回電流提供通路
7. 如果PCB是插在母板上的，則母板的模擬和數(shù)字電路的電源和地也要分開(kāi)，模擬地和數(shù)字地在母板的接地處接地，電源在系統(tǒng)接地點(diǎn)附近單點(diǎn)匯接，如電源電壓一致，模擬和數(shù)字電路的電源在電源入口單點(diǎn)匯接，如電源電壓不一致，在兩電源較近處并一1~2nf的電容，給兩電源間的信號(hào)返回電流提供通路
8. 當(dāng)高速、中速和低速數(shù)字電路混用時(shí)，在印制板上要給它們分配不同的布局區(qū)域
9. 對(duì)低電平模擬電路和數(shù)字邏輯電路要盡可能地分離
10. 多層印制板PCBlayout設(shè)計(jì)時(shí)電源平面應(yīng)靠近接地平面，并且安排在接地平面之下。
11. 多層印制板PCBlayout設(shè)計(jì)時(shí)布線(xiàn)層應(yīng)安排與整塊金屬平面相鄰
12. 多層印制板PCBlayout設(shè)計(jì)時(shí)把數(shù)字電路和模擬電路分開(kāi)，有條件時(shí)將數(shù)字電路和模擬電路安排在不同層內(nèi)。如果一定要安排在同層，可采用開(kāi)溝、加接地線(xiàn)條、分隔等方法補(bǔ)救。模擬的和數(shù)字的地、電源都要分開(kāi)，不能混用
13. PCBlayout設(shè)計(jì)時(shí)鐘電路和高頻電路是主要的干擾和輻射源，一定要單獨(dú)安排、遠(yuǎn)離敏感電路
14. 注意長(zhǎng)線(xiàn)傳輸過(guò)程中的波形畸變
15. 減小干擾源和敏感電路的環(huán)路面積，最好的辦法是使用雙絞線(xiàn)和屏蔽線(xiàn)，讓信號(hào)線(xiàn)與接地線(xiàn)（或載流回路）扭絞在一起，以便使信號(hào)與接地線(xiàn)（或載流回路）之間的距離最近
16. 增大線(xiàn)間的距離，使得干擾源與受感應(yīng)的線(xiàn)路之間的互感盡可能地小
17. 如有可能，使得干擾源的線(xiàn)路與受感應(yīng)的線(xiàn)路呈直角（或接近直角）布線(xiàn)，這樣可大大降低兩線(xiàn)路間的耦合
18. 增大線(xiàn)路間的距離是減小電容耦合的最好辦法
19. 在正式布線(xiàn)之前，首要的一點(diǎn)是將線(xiàn)路分類(lèi)。主要的分類(lèi)方法是按功率電平來(lái)進(jìn)行，以每30dB功率電平分成若干組
20. 不同分類(lèi)的導(dǎo)線(xiàn)應(yīng)分別捆扎，分開(kāi)敷設(shè)。對(duì)相鄰類(lèi)的導(dǎo)線(xiàn)，在采取屏蔽或扭絞等措施后也可歸在一起。分類(lèi)敷設(shè)的線(xiàn)束間的最小距離是50~75mm
21. 電阻布局時(shí)，放大器、上下拉和穩(wěn)壓整流電路的增益控制電阻、偏置電阻（上下拉）要盡可能靠近放大器、有源器件及其電源和地以減輕其去耦效應(yīng)（改善瞬態(tài)響應(yīng)時(shí)間）。
22.旁路電容靠近電源輸入處放置
23.去耦電容置于電源輸入處，盡可能靠近每個(gè)IC
24. PCB基本特性 阻抗：由銅和橫切面面積的質(zhì)量決定。layout設(shè)計(jì)具體為：1盎司0.49毫歐/單位面積
電容：C=EoErA/h，Eo：自由空間介電常數(shù)，Er：PCB基體介電常數(shù)，A：電流到達(dá)的范圍，h：走線(xiàn)間距
電感：平均分布在布線(xiàn)中，約為1nH/m
盎司銅線(xiàn)來(lái)講，在0.25mm(10mil)厚的FR4碾壓下，位于地線(xiàn)層上方的）0.5mm寬，20mm長(zhǎng)的線(xiàn)能產(chǎn)生9.8毫歐的阻抗，20nH的電感及與地之間1.66pF的耦合電容。
25. PCB布線(xiàn)基本方針：增大走線(xiàn)間距以減少電容耦合的串?dāng)_；平行布設(shè)電源線(xiàn)和地線(xiàn)以使PCB電容達(dá)到最佳；將敏感高頻線(xiàn)路布設(shè)在遠(yuǎn)離高噪聲電源線(xiàn)的位置；加寬電源線(xiàn)和地線(xiàn)以減少電源線(xiàn)和地線(xiàn)的阻抗；
26. 分割：采用物理上的分割來(lái)減少不同類(lèi)型信號(hào)線(xiàn)之間的耦合，尤其是電源與地線(xiàn)
27. 局部去耦：對(duì)于局部電源和IC進(jìn)行去耦，在電源輸入口與PCB之間用大容量旁路電容進(jìn)行低頻脈動(dòng)濾波并滿(mǎn)足突發(fā)功率要求，在每個(gè)IC的電源與地之間采用去耦電容，這些去耦電容要盡可能接近引腳。
28. 布線(xiàn)分離：將PCB同一層內(nèi)相鄰線(xiàn)路之間的串?dāng)_和噪聲耦合最小化。采用3W規(guī)范處理關(guān)鍵信號(hào)通路。
29. 保護(hù)與分流線(xiàn)路：對(duì)關(guān)鍵信號(hào)采用兩面地線(xiàn)保護(hù)的措施，并保證保護(hù)線(xiàn)路兩端都要接地
30. 單層PCB：地線(xiàn)至少保持1.5mm寬，跳線(xiàn)和地線(xiàn)寬度的改變應(yīng)保持最低
31. 雙層PCB：優(yōu)先使用地格柵/點(diǎn)陣布線(xiàn)，寬度保持1.5mm以上。或者把地放在一邊，信號(hào)電源放在另一邊
32. 保護(hù)環(huán)：用地線(xiàn)圍成一個(gè)環(huán)形，將保護(hù)邏輯圍起來(lái)進(jìn)行隔離
33. PCB電容：多層板上由于電源面和地面絕緣薄層產(chǎn)生了PCB電容。其優(yōu)點(diǎn)是據(jù)有非常高的頻率響應(yīng)和均勻的分布在整個(gè)面或整條線(xiàn)上的低串連電感。等效于一個(gè)均勻分布在整板上的去耦電容
34. 高速layout設(shè)計(jì)電路和低速電路：高速電路要使其接近接地面，低速電路要使其接近于電源面。
地的銅填充：銅填充必須確保接地。
35. 相鄰層的走線(xiàn)方向成正交結(jié)構(gòu)，避免將不同的信號(hào)線(xiàn)在相鄰層走成同一方向，以減少不必要的層間竄擾；當(dāng)由于板結(jié)構(gòu)限制（如某些背板）難以避免出現(xiàn)該情況，特別是信號(hào)速率較高時(shí)，應(yīng)考慮用地平面隔離各布線(xiàn)層，用地信號(hào)線(xiàn)隔離各信號(hào)線(xiàn)；
36. 不允許出現(xiàn)一端浮空的布線(xiàn)，為避免“天線(xiàn)效應(yīng)”。
37. 阻抗匹配檢查規(guī)則：同一網(wǎng)格的布線(xiàn)寬度應(yīng)保持一致，線(xiàn)寬的變化會(huì)造成線(xiàn)路特性阻抗的不均勻，當(dāng)傳輸?shù)乃俣容^高時(shí)會(huì)產(chǎn)生反射，在設(shè)計(jì)中應(yīng)避免這種情況。在某些條件下，可能無(wú)法避免線(xiàn)寬的變化，應(yīng)該盡量減少中間不一致部分的有效長(zhǎng)度。
38. 防止信號(hào)線(xiàn)在不同層間形成自環(huán)，自環(huán)將引起輻射干擾
39. 短線(xiàn)規(guī)則：布線(xiàn)盡量短，特別是重要信號(hào)線(xiàn)，如時(shí)鐘線(xiàn)，務(wù)必將其振蕩器放在離器件很近的地方。
40. 倒角規(guī)則：PCB設(shè)計(jì)中應(yīng)避免產(chǎn)生銳角和直角，產(chǎn)生不必要的輻射，同時(shí)工藝性能也不好，所有線(xiàn)與線(xiàn)的夾角應(yīng)大于135度
41. 濾波電容焊盤(pán)到連接盤(pán)的線(xiàn)線(xiàn)應(yīng)采用0.3mm的粗線(xiàn)連接，互連長(zhǎng)度應(yīng)≤1.27mm。
42. layout設(shè)計(jì)一般情況下，將高頻的部分設(shè)在接口部分，以減少布線(xiàn)長(zhǎng)度。同時(shí)還要考慮到高/低頻部分地平面的分割問(wèn)題，通常采用將二者的地分割，再在接口處單點(diǎn)相接。
43. 對(duì)于導(dǎo)通孔密集的區(qū)域，要注意避免在電源和地層的挖空區(qū)域相互連接，形成對(duì)平面層的分割，從而破壞平面層的完整性，并進(jìn)而導(dǎo)致信號(hào)線(xiàn)在地層的回路面積增大。
44. 電源層投影不重疊準(zhǔn)則：兩層板以上（含）的PCB板，不同電源層在空間上要避免重疊，主要是為了減少不同電源之間的干擾，特別是一些電壓相差很大的電源之間，電源平面的重疊問(wèn)題一定要設(shè)法避免，難以避免時(shí)可考慮中間隔地層。
45. 3W規(guī)則：為減少線(xiàn)間竄擾，應(yīng)保證線(xiàn)間距足夠大，當(dāng)線(xiàn)中心距不少于3倍線(xiàn)寬時(shí)，則可保持70%的電場(chǎng)不互相干擾，如要達(dá)到98%的電場(chǎng)不互相干擾，可使用10W規(guī)則。
46. 20H準(zhǔn)則：以一個(gè)H(電源和地之間的介質(zhì)厚度)為單位，若內(nèi)縮20H則可以將70%的電場(chǎng)限制在接地邊沿內(nèi)，內(nèi)縮 1000H則可以將98%的電場(chǎng)限制在內(nèi)。
47. 五五準(zhǔn)則：印制板層數(shù)選擇規(guī)則，即時(shí)鐘頻率到5MHZ或脈沖上升時(shí)間小于5ns，則PCB板須采用多層板，如采用雙層板，最好將印制板的一面做為一個(gè)完整的地平面
1.layout設(shè)計(jì)PCB布線(xiàn)與布局隔離準(zhǔn)則：強(qiáng)弱電流隔離、大小電壓隔離，高低頻率隔離、輸入輸出隔離，分界標(biāo)準(zhǔn)為相差一個(gè)數(shù)量級(jí)。隔離方法包括：空間遠(yuǎn)離、地線(xiàn)隔開(kāi)。
2. 晶振要盡量靠近IC，且布線(xiàn)要較粗
3. 晶振外殼接地
4. 時(shí)鐘布線(xiàn)經(jīng)連接器輸出時(shí)，連接器上的插針要在時(shí)鐘線(xiàn)插針周?chē)紳M(mǎn)接地插針
5. 讓模擬和數(shù)字電路分別擁有自己的電源和地線(xiàn)通路，在可能的情況下，應(yīng)盡量加寬這兩部分電路的電源與地線(xiàn)或采用分開(kāi)的電源層與接地層，以便減小電源與地線(xiàn)回路的阻抗，減小任何可能在電源與地線(xiàn)回路中的干擾電壓
6. 單獨(dú)工作的PCB的模擬地和數(shù)字地可在系統(tǒng)接地點(diǎn)附近單點(diǎn)匯接，如電源電壓一致，模擬和數(shù)字電路的電源在電源入口單點(diǎn)匯接，如電源電壓不一致，在兩電源較近處并一1~2nf的電容，給兩電源間的信號(hào)返回電流提供通路
7. 如果PCB是插在母板上的，則母板的模擬和數(shù)字電路的電源和地也要分開(kāi)，模擬地和數(shù)字地在母板的接地處接地，電源在系統(tǒng)接地點(diǎn)附近單點(diǎn)匯接，如電源電壓一致，模擬和數(shù)字電路的電源在電源入口單點(diǎn)匯接，如電源電壓不一致，在兩電源較近處并一1~2nf的電容，給兩電源間的信號(hào)返回電流提供通路
8. 當(dāng)高速、中速和低速數(shù)字電路混用時(shí)，在印制板上要給它們分配不同的布局區(qū)域
9. 對(duì)低電平模擬電路和數(shù)字邏輯電路要盡可能地分離
10. 多層印制板PCBlayout設(shè)計(jì)時(shí)電源平面應(yīng)靠近接地平面，并且安排在接地平面之下。
11. 多層印制板PCBlayout設(shè)計(jì)時(shí)布線(xiàn)層應(yīng)安排與整塊金屬平面相鄰
12. 多層印制板PCBlayout設(shè)計(jì)時(shí)把數(shù)字電路和模擬電路分開(kāi)，有條件時(shí)將數(shù)字電路和模擬電路安排在不同層內(nèi)。如果一定要安排在同層，可采用開(kāi)溝、加接地線(xiàn)條、分隔等方法補(bǔ)救。模擬的和數(shù)字的地、電源都要分開(kāi)，不能混用
13. PCBlayout設(shè)計(jì)時(shí)鐘電路和高頻電路是主要的干擾和輻射源，一定要單獨(dú)安排、遠(yuǎn)離敏感電路
14. 注意長(zhǎng)線(xiàn)傳輸過(guò)程中的波形畸變
15. 減小干擾源和敏感電路的環(huán)路面積，最好的辦法是使用雙絞線(xiàn)和屏蔽線(xiàn)，讓信號(hào)線(xiàn)與接地線(xiàn)（或載流回路）扭絞在一起，以便使信號(hào)與接地線(xiàn)（或載流回路）之間的距離最近
16. 增大線(xiàn)間的距離，使得干擾源與受感應(yīng)的線(xiàn)路之間的互感盡可能地小
17. 如有可能，使得干擾源的線(xiàn)路與受感應(yīng)的線(xiàn)路呈直角（或接近直角）布線(xiàn)，這樣可大大降低兩線(xiàn)路間的耦合
18. 增大線(xiàn)路間的距離是減小電容耦合的最好辦法
19. 在正式布線(xiàn)之前，首要的一點(diǎn)是將線(xiàn)路分類(lèi)。主要的分類(lèi)方法是按功率電平來(lái)進(jìn)行，以每30dB功率電平分成若干組
20. 不同分類(lèi)的導(dǎo)線(xiàn)應(yīng)分別捆扎，分開(kāi)敷設(shè)。對(duì)相鄰類(lèi)的導(dǎo)線(xiàn)，在采取屏蔽或扭絞等措施后也可歸在一起。分類(lèi)敷設(shè)的線(xiàn)束間的最小距離是50~75mm
21. 電阻布局時(shí)，放大器、上下拉和穩(wěn)壓整流電路的增益控制電阻、偏置電阻（上下拉）要盡可能靠近放大器、有源器件及其電源和地以減輕其去耦效應(yīng)（改善瞬態(tài)響應(yīng)時(shí)間）。
22.旁路電容靠近電源輸入處放置
23.去耦電容置于電源輸入處，盡可能靠近每個(gè)IC
24. PCB基本特性 阻抗：由銅和橫切面面積的質(zhì)量決定。layout設(shè)計(jì)具體為：1盎司0.49毫歐/單位面積
電容：C=EoErA/h，Eo：自由空間介電常數(shù)，Er：PCB基體介電常數(shù)，A：電流到達(dá)的范圍，h：走線(xiàn)間距
電感：平均分布在布線(xiàn)中，約為1nH/m
盎司銅線(xiàn)來(lái)講，在0.25mm(10mil)厚的FR4碾壓下，位于地線(xiàn)層上方的）0.5mm寬，20mm長(zhǎng)的線(xiàn)能產(chǎn)生9.8毫歐的阻抗，20nH的電感及與地之間1.66pF的耦合電容。
25. PCB布線(xiàn)基本方針：增大走線(xiàn)間距以減少電容耦合的串?dāng)_；平行布設(shè)電源線(xiàn)和地線(xiàn)以使PCB電容達(dá)到最佳；將敏感高頻線(xiàn)路布設(shè)在遠(yuǎn)離高噪聲電源線(xiàn)的位置；加寬電源線(xiàn)和地線(xiàn)以減少電源線(xiàn)和地線(xiàn)的阻抗；
26. 分割：采用物理上的分割來(lái)減少不同類(lèi)型信號(hào)線(xiàn)之間的耦合，尤其是電源與地線(xiàn)
27. 局部去耦：對(duì)于局部電源和IC進(jìn)行去耦，在電源輸入口與PCB之間用大容量旁路電容進(jìn)行低頻脈動(dòng)濾波并滿(mǎn)足突發(fā)功率要求，在每個(gè)IC的電源與地之間采用去耦電容，這些去耦電容要盡可能接近引腳。
28. 布線(xiàn)分離：將PCB同一層內(nèi)相鄰線(xiàn)路之間的串?dāng)_和噪聲耦合最小化。采用3W規(guī)范處理關(guān)鍵信號(hào)通路。
29. 保護(hù)與分流線(xiàn)路：對(duì)關(guān)鍵信號(hào)采用兩面地線(xiàn)保護(hù)的措施，并保證保護(hù)線(xiàn)路兩端都要接地
30. 單層PCB：地線(xiàn)至少保持1.5mm寬，跳線(xiàn)和地線(xiàn)寬度的改變應(yīng)保持最低
31. 雙層PCB：優(yōu)先使用地格柵/點(diǎn)陣布線(xiàn)，寬度保持1.5mm以上。或者把地放在一邊，信號(hào)電源放在另一邊
32. 保護(hù)環(huán)：用地線(xiàn)圍成一個(gè)環(huán)形，將保護(hù)邏輯圍起來(lái)進(jìn)行隔離
33. PCB電容：多層板上由于電源面和地面絕緣薄層產(chǎn)生了PCB電容。其優(yōu)點(diǎn)是據(jù)有非常高的頻率響應(yīng)和均勻的分布在整個(gè)面或整條線(xiàn)上的低串連電感。等效于一個(gè)均勻分布在整板上的去耦電容
34. 高速layout設(shè)計(jì)電路和低速電路：高速電路要使其接近接地面，低速電路要使其接近于電源面。
地的銅填充：銅填充必須確保接地。
35. 相鄰層的走線(xiàn)方向成正交結(jié)構(gòu)，避免將不同的信號(hào)線(xiàn)在相鄰層走成同一方向，以減少不必要的層間竄擾；當(dāng)由于板結(jié)構(gòu)限制（如某些背板）難以避免出現(xiàn)該情況，特別是信號(hào)速率較高時(shí)，應(yīng)考慮用地平面隔離各布線(xiàn)層，用地信號(hào)線(xiàn)隔離各信號(hào)線(xiàn)；
36. 不允許出現(xiàn)一端浮空的布線(xiàn)，為避免“天線(xiàn)效應(yīng)”。
37. 阻抗匹配檢查規(guī)則：同一網(wǎng)格的布線(xiàn)寬度應(yīng)保持一致，線(xiàn)寬的變化會(huì)造成線(xiàn)路特性阻抗的不均勻，當(dāng)傳輸?shù)乃俣容^高時(shí)會(huì)產(chǎn)生反射，在設(shè)計(jì)中應(yīng)避免這種情況。在某些條件下，可能無(wú)法避免線(xiàn)寬的變化，應(yīng)該盡量減少中間不一致部分的有效長(zhǎng)度。
38. 防止信號(hào)線(xiàn)在不同層間形成自環(huán)，自環(huán)將引起輻射干擾
39. 短線(xiàn)規(guī)則：布線(xiàn)盡量短，特別是重要信號(hào)線(xiàn)，如時(shí)鐘線(xiàn)，務(wù)必將其振蕩器放在離器件很近的地方。
40. 倒角規(guī)則：PCB設(shè)計(jì)中應(yīng)避免產(chǎn)生銳角和直角，產(chǎn)生不必要的輻射，同時(shí)工藝性能也不好，所有線(xiàn)與線(xiàn)的夾角應(yīng)大于135度
41. 濾波電容焊盤(pán)到連接盤(pán)的線(xiàn)線(xiàn)應(yīng)采用0.3mm的粗線(xiàn)連接，互連長(zhǎng)度應(yīng)≤1.27mm。
42. layout設(shè)計(jì)一般情況下，將高頻的部分設(shè)在接口部分，以減少布線(xiàn)長(zhǎng)度。同時(shí)還要考慮到高/低頻部分地平面的分割問(wèn)題，通常采用將二者的地分割，再在接口處單點(diǎn)相接。
43. 對(duì)于導(dǎo)通孔密集的區(qū)域，要注意避免在電源和地層的挖空區(qū)域相互連接，形成對(duì)平面層的分割，從而破壞平面層的完整性，并進(jìn)而導(dǎo)致信號(hào)線(xiàn)在地層的回路面積增大。
44. 電源層投影不重疊準(zhǔn)則：兩層板以上（含）的PCB板，不同電源層在空間上要避免重疊，主要是為了減少不同電源之間的干擾，特別是一些電壓相差很大的電源之間，電源平面的重疊問(wèn)題一定要設(shè)法避免，難以避免時(shí)可考慮中間隔地層。
45. 3W規(guī)則：為減少線(xiàn)間竄擾，應(yīng)保證線(xiàn)間距足夠大，當(dāng)線(xiàn)中心距不少于3倍線(xiàn)寬時(shí)，則可保持70%的電場(chǎng)不互相干擾，如要達(dá)到98%的電場(chǎng)不互相干擾，可使用10W規(guī)則。
46. 20H準(zhǔn)則：以一個(gè)H(電源和地之間的介質(zhì)厚度)為單位，若內(nèi)縮20H則可以將70%的電場(chǎng)限制在接地邊沿內(nèi)，內(nèi)縮 1000H則可以將98%的電場(chǎng)限制在內(nèi)。
47. 五五準(zhǔn)則：印制板層數(shù)選擇規(guī)則，即時(shí)鐘頻率到5MHZ或脈沖上升時(shí)間小于5ns，則PCB板須采用多層板，如采用雙層板，最好將印制板的一面做為一個(gè)完整的地平面
