在高速PCB設(shè)計(jì)中不要跨越地平面間隙
在高速PCB設(shè)計(jì)中不要跨越地平面間隙:
確保這些走線都沒有穿過地平面間隙
我經(jīng)常瀏覽電子產(chǎn)品和 PCB 論壇，我看到一遍又一遍地問同樣的問題：為什么我不應(yīng)該在地平面的裂口上布線？從制造商到剛剛涉足高速PCB設(shè)計(jì)的專業(yè)設(shè)計(jì)師，每個(gè)人都會(huì)問這個(gè)問題。對(duì)于專業(yè)的信號(hào)完整性工程師來說，答案應(yīng)該是顯而易見的。
無論您是長(zhǎng)期從事 PCB 布局的工程師還是臨時(shí)設(shè)計(jì)師，了解這個(gè)問題的答案都會(huì)有所幫助。答案總是被框定為始終/從不聲明。我通常不喜歡對(duì) PCB設(shè)計(jì)問題給出絕對(duì)的答案，但在這種情況下，答案很明確：切勿將信號(hào)路由到地平面的間隙上。讓我們進(jìn)一步深入研究，了解為什么不應(yīng)該在地平面的間隙上布線。
地平面間隙：低速和高速PCB設(shè)計(jì)
回答這個(gè)問題需要考慮信號(hào)在直流、低速和高速下的表現(xiàn)。這是因?yàn)槊糠N類型的信號(hào)都會(huì)在該參考平面中產(chǎn)生不同的返回路徑。您的信號(hào)所遵循的返回路徑將對(duì)電路板內(nèi)產(chǎn)生的 EMI 以及特定電路對(duì) EMI 的敏感性產(chǎn)生一些重要影響。
如果您了解 PCB 中的返回電流是如何形成的，那么就很容易了解它如何影響 EMI 和信號(hào)完整性。這就是為什么它很重要——它與接地平面間隙上的布線有關(guān)。電路板中的返回電流形成的回路決定了兩個(gè)重要的行為：
EMI 敏感性。電路中的電源和返回電流產(chǎn)生的環(huán)路決定了電路板對(duì) EMI 的敏感性。具有大電流回路的電路將具有更大的寄生電感，使其更容易受到輻射 EMI 的影響。
開關(guān)信號(hào)振鈴。當(dāng)信號(hào)在電平之間切換時(shí)，電路中的寄生電感決定了電路中瞬態(tài)響應(yīng)所經(jīng)歷的阻尼水平。當(dāng)與電路中的寄生電容一起使用時(shí)，這兩個(gè)量決定了瞬態(tài)響應(yīng)的固有頻率和阻尼振蕩頻率。
讓我們?cè)敿?xì)看一下直流、低速和高速信號(hào)：
直流電壓/電流
當(dāng)電路板使用直流電源運(yùn)行時(shí)，不會(huì)直接在信號(hào)走線下方產(chǎn)生返回電流；它將沿著一條直線回到供應(yīng)返回點(diǎn)。這意味著您基本上無法控制返回路徑，并且由于寄生電感較大，電路板可能容易受到 EMI 的影響。有人會(huì)認(rèn)為，因?yàn)殡娫礇]有切換，所以不會(huì)有瞬態(tài)振蕩，因此微帶線走線是否穿過地平面間隙也沒有關(guān)系。雖然沒有振蕩，但仍然存在 EMI 敏感性問題。您應(yīng)該盡量保持直流回路電感盡可能低，避免通過接地層間隙布線是減少回路電感的最佳方法。
低速信號(hào)
就像直流信號(hào)一樣，返回路徑?jīng)Q定了電路的環(huán)路電感，它決定了瞬態(tài)響應(yīng)中的EMI 敏感性和阻尼。如果環(huán)路電感較大，阻尼率將較低，就像 DC 信號(hào)的情況一樣，通過接地層間隙布線會(huì)增加環(huán)路電感，從而影響信號(hào)完整性、電源完整性和 EMI。
不幸的是，低速信號(hào)已成為歷史，每塊使用 TTL 和更快邏輯的電路板都將表現(xiàn)為高速電路。對(duì)于低速信號(hào)（通常為 10 ns 的上升時(shí)間或更慢），特定電路中的振鈴幅度通常足夠低，以至于不會(huì)被注意到。因此，只要信號(hào)不通過地平面間隙路由，環(huán)路電感通常就足夠低以防止強(qiáng)烈振鈴、EMI 敏感性和相關(guān)的電源完整性問題。
高速信號(hào)
如果我采用設(shè)計(jì)為低速運(yùn)行的電路板，并使用高速信號(hào)運(yùn)行它，對(duì)于給定的電路環(huán)路電感，振鈴幅度將更大。同樣，這說明需要保持電路板中的環(huán)路電感盡可能小。目標(biāo)是提供盡可能多的阻尼，以減少給定互連中的振鈴幅度。同樣，通過接地平面間隙布線將避免增加環(huán)路電感。此外，接地平面應(yīng)放置在承載高速電路的信號(hào)層下方，以確保整個(gè)互連中的環(huán)路電感盡可能低。
通過接地層間隙路由的信號(hào)的示例返回路徑。
另一種查看接地層間隙的方法是阻抗不連續(xù)性。如果信號(hào)通過接地平面間隙路由，間隙上方區(qū)域的阻抗將大于互連其余部分的阻抗。除了上述加劇的振鈴問題外，這還會(huì)導(dǎo)致信號(hào)反射。
了解有關(guān)地平面間隙上高速信號(hào)傳輸?shù)母嘈畔ⅰ?/span>
上面提到的關(guān)于數(shù)字信號(hào)的一切都同樣適用于模擬信號(hào)。上面提到的瞬態(tài)信號(hào)問題與電源完整性問題有關(guān)，尤其是在使用高柵極/引腳數(shù)組件的電路板中。層堆棧應(yīng)專門設(shè)計(jì)為支持快于 TTL 的組件（見下文）。
電源軌和地平面間隙
請(qǐng)注意，我們已經(jīng)從信號(hào)完整性的角度研究了這一點(diǎn)，但同樣的想法也適用于電源完整性。正如微帶線走線不應(yīng)穿過地平面間隙一樣，您也應(yīng)該避免在地平面間隙上方的表面層上布線電源軌。如果您為數(shù)字 IC 提供直流電源，當(dāng) IC 在 ON 和 OFF 狀態(tài)之間切換時(shí)，它會(huì)從電源汲取一些電流。這將在電源軌上產(chǎn)生電壓紋波。
電源電壓中的這種特殊瞬態(tài)響應(yīng)表現(xiàn)為阻尼振蕩。其幅度與 PDN的阻抗成正比，與 PDN 中的阻尼水平成反比。就像阻尼與標(biāo)準(zhǔn) PCB 互連中的環(huán)路電感成反比一樣，這同樣適用于 PDN 中的瞬態(tài)響應(yīng)。這意味著如果保持較小的環(huán)路電感，則可以抑制電源軌上的瞬態(tài)響應(yīng)。做到這一點(diǎn)的最佳方法是將接地平面放置在與電源平面直接相鄰的層上，并避免在任何接地平面間隙上布線任何電源軌。
如果您使用的是兩層電路板并且沒有空間放置接地層，則應(yīng)仔細(xì)規(guī)劃電路板中的返回路徑，以保持較小的環(huán)路電感。一種選擇是在頂層和底層使用網(wǎng)格布置的接地區(qū)域，并通過過孔將它們連接起來。但是，如果您正在處理高速信號(hào)（TTL 和更快），由于PDN 中的電容不足，您會(huì)在電源軌上看到較大的電壓波動(dòng)。這是高速電路板中電源和地平面放置在相鄰層上，而地平面直接放置在信號(hào)/元件層下方的主要原因。
Altium Designer ®中強(qiáng)大的PCB設(shè)計(jì)和分析工具建立在統(tǒng)一的規(guī)則驅(qū)動(dòng)設(shè)計(jì)引擎之上，允許您在創(chuàng)建布局時(shí)檢查電路板的性能。您還將擁有一套完整的工具，用于分析信號(hào)完整性并為您的制造商準(zhǔn)備可交付成果。
豐樂壹博專業(yè)PCB設(shè)計(jì)、PCB Layout、PCBA一站式生產(chǎn)。
確保這些走線都沒有穿過地平面間隙
我經(jīng)常瀏覽電子產(chǎn)品和 PCB 論壇，我看到一遍又一遍地問同樣的問題：為什么我不應(yīng)該在地平面的裂口上布線？從制造商到剛剛涉足高速PCB設(shè)計(jì)的專業(yè)設(shè)計(jì)師，每個(gè)人都會(huì)問這個(gè)問題。對(duì)于專業(yè)的信號(hào)完整性工程師來說，答案應(yīng)該是顯而易見的。
無論您是長(zhǎng)期從事 PCB 布局的工程師還是臨時(shí)設(shè)計(jì)師，了解這個(gè)問題的答案都會(huì)有所幫助。答案總是被框定為始終/從不聲明。我通常不喜歡對(duì) PCB設(shè)計(jì)問題給出絕對(duì)的答案，但在這種情況下，答案很明確：切勿將信號(hào)路由到地平面的間隙上。讓我們進(jìn)一步深入研究，了解為什么不應(yīng)該在地平面的間隙上布線。
地平面間隙：低速和高速PCB設(shè)計(jì)
回答這個(gè)問題需要考慮信號(hào)在直流、低速和高速下的表現(xiàn)。這是因?yàn)槊糠N類型的信號(hào)都會(huì)在該參考平面中產(chǎn)生不同的返回路徑。您的信號(hào)所遵循的返回路徑將對(duì)電路板內(nèi)產(chǎn)生的 EMI 以及特定電路對(duì) EMI 的敏感性產(chǎn)生一些重要影響。
如果您了解 PCB 中的返回電流是如何形成的，那么就很容易了解它如何影響 EMI 和信號(hào)完整性。這就是為什么它很重要——它與接地平面間隙上的布線有關(guān)。電路板中的返回電流形成的回路決定了兩個(gè)重要的行為：
EMI 敏感性。電路中的電源和返回電流產(chǎn)生的環(huán)路決定了電路板對(duì) EMI 的敏感性。具有大電流回路的電路將具有更大的寄生電感，使其更容易受到輻射 EMI 的影響。
開關(guān)信號(hào)振鈴。當(dāng)信號(hào)在電平之間切換時(shí)，電路中的寄生電感決定了電路中瞬態(tài)響應(yīng)所經(jīng)歷的阻尼水平。當(dāng)與電路中的寄生電容一起使用時(shí)，這兩個(gè)量決定了瞬態(tài)響應(yīng)的固有頻率和阻尼振蕩頻率。
讓我們?cè)敿?xì)看一下直流、低速和高速信號(hào)：
直流電壓/電流
當(dāng)電路板使用直流電源運(yùn)行時(shí)，不會(huì)直接在信號(hào)走線下方產(chǎn)生返回電流；它將沿著一條直線回到供應(yīng)返回點(diǎn)。這意味著您基本上無法控制返回路徑，并且由于寄生電感較大，電路板可能容易受到 EMI 的影響。有人會(huì)認(rèn)為，因?yàn)殡娫礇]有切換，所以不會(huì)有瞬態(tài)振蕩，因此微帶線走線是否穿過地平面間隙也沒有關(guān)系。雖然沒有振蕩，但仍然存在 EMI 敏感性問題。您應(yīng)該盡量保持直流回路電感盡可能低，避免通過接地層間隙布線是減少回路電感的最佳方法。
低速信號(hào)
就像直流信號(hào)一樣，返回路徑?jīng)Q定了電路的環(huán)路電感，它決定了瞬態(tài)響應(yīng)中的EMI 敏感性和阻尼。如果環(huán)路電感較大，阻尼率將較低，就像 DC 信號(hào)的情況一樣，通過接地層間隙布線會(huì)增加環(huán)路電感，從而影響信號(hào)完整性、電源完整性和 EMI。
不幸的是，低速信號(hào)已成為歷史，每塊使用 TTL 和更快邏輯的電路板都將表現(xiàn)為高速電路。對(duì)于低速信號(hào)（通常為 10 ns 的上升時(shí)間或更慢），特定電路中的振鈴幅度通常足夠低，以至于不會(huì)被注意到。因此，只要信號(hào)不通過地平面間隙路由，環(huán)路電感通常就足夠低以防止強(qiáng)烈振鈴、EMI 敏感性和相關(guān)的電源完整性問題。
高速信號(hào)
如果我采用設(shè)計(jì)為低速運(yùn)行的電路板，并使用高速信號(hào)運(yùn)行它，對(duì)于給定的電路環(huán)路電感，振鈴幅度將更大。同樣，這說明需要保持電路板中的環(huán)路電感盡可能小。目標(biāo)是提供盡可能多的阻尼，以減少給定互連中的振鈴幅度。同樣，通過接地平面間隙布線將避免增加環(huán)路電感。此外，接地平面應(yīng)放置在承載高速電路的信號(hào)層下方，以確保整個(gè)互連中的環(huán)路電感盡可能低。
通過接地層間隙路由的信號(hào)的示例返回路徑。
另一種查看接地層間隙的方法是阻抗不連續(xù)性。如果信號(hào)通過接地平面間隙路由，間隙上方區(qū)域的阻抗將大于互連其余部分的阻抗。除了上述加劇的振鈴問題外，這還會(huì)導(dǎo)致信號(hào)反射。
了解有關(guān)地平面間隙上高速信號(hào)傳輸?shù)母嘈畔ⅰ?/span>
上面提到的關(guān)于數(shù)字信號(hào)的一切都同樣適用于模擬信號(hào)。上面提到的瞬態(tài)信號(hào)問題與電源完整性問題有關(guān)，尤其是在使用高柵極/引腳數(shù)組件的電路板中。層堆棧應(yīng)專門設(shè)計(jì)為支持快于 TTL 的組件（見下文）。
電源軌和地平面間隙
請(qǐng)注意，我們已經(jīng)從信號(hào)完整性的角度研究了這一點(diǎn)，但同樣的想法也適用于電源完整性。正如微帶線走線不應(yīng)穿過地平面間隙一樣，您也應(yīng)該避免在地平面間隙上方的表面層上布線電源軌。如果您為數(shù)字 IC 提供直流電源，當(dāng) IC 在 ON 和 OFF 狀態(tài)之間切換時(shí)，它會(huì)從電源汲取一些電流。這將在電源軌上產(chǎn)生電壓紋波。
電源電壓中的這種特殊瞬態(tài)響應(yīng)表現(xiàn)為阻尼振蕩。其幅度與 PDN的阻抗成正比，與 PDN 中的阻尼水平成反比。就像阻尼與標(biāo)準(zhǔn) PCB 互連中的環(huán)路電感成反比一樣，這同樣適用于 PDN 中的瞬態(tài)響應(yīng)。這意味著如果保持較小的環(huán)路電感，則可以抑制電源軌上的瞬態(tài)響應(yīng)。做到這一點(diǎn)的最佳方法是將接地平面放置在與電源平面直接相鄰的層上，并避免在任何接地平面間隙上布線任何電源軌。
如果您使用的是兩層電路板并且沒有空間放置接地層，則應(yīng)仔細(xì)規(guī)劃電路板中的返回路徑，以保持較小的環(huán)路電感。一種選擇是在頂層和底層使用網(wǎng)格布置的接地區(qū)域，并通過過孔將它們連接起來。但是，如果您正在處理高速信號(hào)（TTL 和更快），由于PDN 中的電容不足，您會(huì)在電源軌上看到較大的電壓波動(dòng)。這是高速電路板中電源和地平面放置在相鄰層上，而地平面直接放置在信號(hào)/元件層下方的主要原因。
Altium Designer ®中強(qiáng)大的PCB設(shè)計(jì)和分析工具建立在統(tǒng)一的規(guī)則驅(qū)動(dòng)設(shè)計(jì)引擎之上，允許您在創(chuàng)建布局時(shí)檢查電路板的性能。您還將擁有一套完整的工具，用于分析信號(hào)完整性并為您的制造商準(zhǔn)備可交付成果。
豐樂壹博專業(yè)PCB設(shè)計(jì)、PCB Layout、PCBA一站式生產(chǎn)。
標(biāo)簽：高速PCB設(shè)計(jì)PCB設(shè)計(jì)
